电路设计能力：具有ADC、DAC、PLL、LDO等IP相关设计经验，线宽涵盖0.5um~0.13um，并具有在SMIC、BCD等Foundry成功硅验证的纪录。

　　版图设计能力：具有在IC领域超过十年Full Custom Layout经验的工程师，参与过包括Stdcell，IO，ROM，RAM，EEPROM，DRAM，RF，DAC，PLL等在内的各种IP的layout，以及Full Chip tapeout，有从0.5微米到78纳米process的经验，以及相关的项目管理经验 。

　　根据目前在数模混合线路设计及Layout实现方面的积累，针对部分设计公司项目过紧、人员不足或非核心技术的外包实现需求等情况，对外提供包括模拟部分的Layout、简单模拟线路的配套设计实现等服务。